Kirk Fabbri
Die heutigen Designs sind so komplex wie nie zuvor. Ingenieure stehen täglich vor schwierigen Entscheidungen, denn Simulations- und Verifizierungsteams sind mit einer dreifachen Herausforderung konfrontiert: Sie müssen die zugrunde liegende Theorie verstehen, die Tools beherrschen und Best Practices anwenden. Entwickler sind gezwungen, sich in einer Vielzahl sich ständig ändernder Design- und Simulations-Tools zurechtzufinden, deren Funktionen sich oft überschneiden. Darüber hinaus kann es vorkommen, dass selbst innerhalb eines Unternehmens auf einen Mix von Softwaretools gesetzt wird. Daraus folgen ein Mangel an Standardisierung und unterschiedliche Integrationsgrade.
All diese Herausforderungen können zu Verwechslungen, fehlenden Anforderungen und Verzögerungen bei Projekten infolge ineffizienter Arbeitsabläufe führen. Ingenieure delegieren die Aufgabe deshalb häufig an interne oder externe Spezialisten, anstatt sie selbst zu erledigen. Die Angst vor der Komplexität und der Einfluss von Fachleuten, die sich auf kleinste Details fokussieren, verstärken die Zurückhaltung, sich mit so wesentlichen Aufgaben wie der Analyse der Signalintegrität zu befassen. Das muss aber nicht sein.
Die progressive Verifizierung im Leiterplattendesign bietet einen strategischen, dynamischen Verifizierungsprozess und begegnet den Komplexitäten des modernen Elektronikdesigns. Durch die Priorisierung von Aufgaben auf der Grundlage ihrer Komplexität und ihres Zeitbedarfs können Designteams ihre Ressourcen effizient einsetzen und das Risiko von Verzögerungen bei Projekten reduzieren. Dieser Ansatz hilft nicht nur, Fehler frühzeitig zu erkennen, sondern beseitigt auch den Engpass, der durch die Abhängigkeit von externen oder internen Experten entsteht. Im Folgenden wird erläutert, wie dieser dynamische Prozess in groben Zügen funktioniert.
Konsistente Kontrolle
Wenn Entwickler an einem Design arbeiten, wollen sie nicht erst am Ende des Zyklus erkennen, dass es ein kritisches Problem gibt. In dieser Phase das Design wieder zu zerlegen und neu routen zu müssen, fühlt sich an, als müssten sie von vorne beginnen. Das zieht wiederum unnötige Verzögerungen und Kosten nach sich.
Designs sind wie Bausteine – die Entwickler setzen die einzelnen Elemente aufeinander. Allerdings sollte bei der Implementierung eines jeden Designelements eine Verifizierungsstrategie zum Einsatz kommen, statt bis zum Ende des Designzyklus zu warten.
Hier kommt der „Shift-Left-Ansatz“ ins Spiel. Die Entwickler müssen regelmäßig zurückgehen und ihre bisherige Arbeit überprüfen. Erfüllt das Design die Anforderungen oder sind Anpassungen erforderlich, bevor sie mit den nächsten Teilen des Designs fortfahren können?
Shift-Left bedeutet, dass die Verifizierung möglichst frühzeitig vorgenommen wird und nicht nur einmalig erfolgt. Um sicherzustellen, dass alles auf Kurs bleibt, muss der Designprozess kontinuierlich überprüft werden.
´
Dieser Verifizierungsprozess kann kompliziert sein. Das Ergebnis hängt von Konfigurationen und Einstellungen ab, die zu Beginn des Konstruktionsprozesses festgelegt werden müssen, um eine konsistente Überprüfung während des gesamten Prozesses zu gewährleisten. Es gibt jedoch auch hier versteckte Kosten – die Zeit, die für die Konfiguration aufgewendet werden muss, bevor die Analyse beginnen kann.
Dabei spielt die Automatisierung eine wesentliche Rolle. Ein automatisierter Verifizierungsprozess kann konsistent und effizient durchgeführt werden. Unabhängig davon, wie oft die Analyse ausgeführt wurde, erfolgte sie jedes Mal auf die gleiche Weise. Die Automatisierung vereinfacht den Einrichtungsprozess erheblich. Sie stellt sicher, dass einfache Fehler nicht stundenlange Analysen mit der falschen Einrichtung oder den falschen Bedingungen nach sich ziehen. Die einzige Variable sollte das Design selbst sein, nicht der Analyseprozess.
Priorisierung für den Erfolg
Die progressive Verifizierung zielt darauf ab, verschiedene Analysekomponenten zu priorisieren und eine dynamische Verifizierungsstrategie für jedes Projekt zu erstellen, die von dem mit einzelnen Designelementen verbundenen Risiko und der verfügbaren Zeit abhängt.
Wenn das Platinen-Layout abgeschlossen ist, bleibt nur eine begrenzte Zeit für die Überprüfung. Das Ziel besteht zwar darin, so viele Probleme so schnell wie möglich zu lösen, aber es ist unwahrscheinlich, dass alle Fehler behoben sind, bevor das Design an die Prototypenfertigung gesendet wird. Ziel ist es also, möglichst viele Probleme innerhalb des vorgegebenen Zeitrahmens zu beseitigen.
Der Prozess ist sehr gradlinig:
Aufgaben werden nach ihrer Komplexität und dem Zeitaufwand priorisiert.
Schnelle Aufgaben zuerst: Herkömmliche manuelle Designprüfungen, die anfällig für Entscheidungsmüdigkeit sind, sollten durch eine schnelle und effektive automatisierte regelbasierte Verifizierung ersetzt werden.
Mittlere Aufgaben im Anschluss: Durchführung einer Compliance-Analyse, um offensichtliche Probleme zu beheben. Standardbasiert, wiederholbar und verständlich, ohne dass neue Kenntnisse über bestimmte Sender und Empfänger erforderlich sind.
Komplexe Aufgaben zuletzt: Einsatz von SI-Experten für detaillierte Modellierungen und herstellerspezifische Komponentenmodelle und -einstellungen – aber erst, nachdem einfachere Probleme gelöst wurden.
Dieser Ansatz gewährleistet eine effiziente Nutzung von Zeit und Ressourcen und beschränkt den Einsatz von Experten auf die schwierigsten Probleme
Progressive Genauigkeit
Simulation und Verifizierung erfordern mehr Aufwand und können von weniger Personen durchgeführt werden, je genauer und komplizierter die Simulation wird.
Auf der linken Seite der Abbildung sind Simulationen dargestellt, die dazu dienen, zahlreiche Fehler schnell zu identifizieren und schrittweise zu komplexeren Modellen überzugehen, um die Funktionalität des Designs sicherzustellen. Die rechte Seite zeigt die komplexesten Modelle und Simulationen, die auf höchste Genauigkeit abzielen. Für diese Simulationen sind in der Regel Experten erforderlich.
Simulationen in der Frühphase erfordern weniger Fachwissen. Dadurch können mehr Ingenieure Analysen durchführen und Feedback geben, ohne sich mit komplexen Expertenanalysen auseinandersetzen zu müssen. Das Ziel besteht darin, einfache Probleme schnell zu beseitigen, sodass bis zum Einsatz der detaillierten Simulation nur noch die schwierigsten Probleme übrig sind – hoffentlich nur wenige.
Einfache Probleme schnell beseitigen
Sobald die Systementwickler eine fertige Platine zur Überprüfung erhalten, möchte das Management diese sofort in Produktion geben. Dazu müssen möglichst viele Probleme in kürzester Zeit gelöst werden können.
Die Überprüfung von Designregeln mit HyperLynx DRC von Siemens EDA umfasst Regeln, die Probleme in verschiedenen Designbereichen aufdecken, darunter Analogtechnik, Signalintegrität, Leistungsintegrität, elektromagnetische Interferenz und elektrische Sicherheit. Automatisierte Regelprüfungen verkürzen den manuellen Überprüfungsprozess erheblich. Eine komplette Platine kann so innerhalb weniger Minuten gescannt werden, ohne dass potenzielle Probleme übersehen werden, wie es bei einem manuellen Überprüfungsprozess häufig der Fall ist.
Kein Modell? Kein Problem!
Nach Abschluss der Designregelprüfung können die Entwickler mit der Durchführung einer Compliance-Analyse mithilfe von technologiebasierten Modellen oder einem „modellfreien Ansatz“ fortfahren. Bei dieser Analyse wird das Design mit Industriestandards verglichen. Hierbei kommen generische, technologiebasierte Modelle zum Einsatz, um nach Aspekten wie grundlegender Signalqualität und Verzerrungsproblemen zu suchen. Ziel dieses Schritts ist es, alle notwendigen Netze zu simulieren und gleichzeitig Signale zu identifizieren, die von einer zusätzlichen Analyse profitieren könnten.
Die Protokollkonformitätsanalyse überprüft Systemverbindungen auf Einhaltung der geltenden Norm. In diesem Fall wird das CEI-56G-VSR-PAM4-Protokoll verwendet, um 72 56G-Netze auf einem Board zu analysieren.
Vergleich von Simulationsberichten leicht gemacht
Die Herstellermodellsimulation (IBIS-AMI) ersetzt die technologiebasierten Modelle. Sie ermöglicht ein Höchstmaß an Genauigkeit, erfordert aber auch mehr Fachwissen bei der Einrichtung, Durchführung und Auswertung der Ergebnisse.
Gerätespezifische Analysen sind besonders detailliert und zeitaufwändig. Meist verfügen nur ausgewiesene Fachleute über die notwendigen Fähigkeiten und Kenntnisse, um sie sinnvoll durchzuführen.
Indem Leiterplattendesigner die Kontrolle über den Verifizierungsprozess übernehmen, wird sichergestellt, dass Probleme während des gesamten Designzyklus identifiziert und behoben werden. Das führt zu einem zuverlässigeren und zeitnahen Projektabschluss von qualitativ hochwertigeren Produkten.
Autor
Kirk Fabbri ist HyperLynx Technical Marketing Engineering Manager bei Siemens DISW EBS und verantwortlich für die Entwicklung von Marketing- und Schulungsmaterialien sowie für die technische Beratung zum HyperLynx-Toolset. Kirk verfügt über 20 Jahre Erfahrung in verschiedenen Designfunktionen für die Automobil-, Avionik- und Militärbranche. Zu seinen früheren Aufgaben gehören EMV und Hardwaredesign, schematische Anleitungen und Layout-Leitfäden sowie Signal- und Leistungsintegrität mit Schwerpunkt auf DDRx-Speichersystemen. Er hat einen Bachelor of Science in Elektrotechnik von der Ferris State University und absolviert derzeit einen Masterabschluss in Elektrotechnik von der University of Colorado, Boulder.
